看一博 PCB 如何把 130Ω 控在偏差 ±5% 以内

 

高速互连一路走高，112Gbps 及以上的设计越来越多。传统边沿耦合差分在布线空间、层间串扰、信号隔离上逐渐吃力，异面差分（Broadside-Coupled）成了高密度层叠的更优解 —— 两条走线分居相邻信号层、上下垂直对齐，耦合强度由层间介质厚度 H 决定。原理听着简单，量产却是另一回事。

一博 PCB 板厂近期完成的这款 16 层异面差分阻抗板量产项目，就是对这套工艺的实战检验。

 

一、产品概况

 

• 成品尺寸：440.05×387.37mm；基材加工尺寸：457.2×609.6mm

• 层数：16 层；成品板厚：5.2mm

• 目标差分阻抗：100Ω、130Ω（公差 ±10%）

• 结构类型：Broadside-Coupled Stripline 2S，P/N 分别位于相邻两个信号层，上下垂直对齐

• 基材材料：TU-872 SLK

 

• 差分结构示意图：

 

 

 

• 实际设计示意图：

 

 

 

• 产品图片：

 

 

 

• 同一张core：Broadside-Coupled Stripline 2S模型

 

 

 

• 不同core：Broadside-Coupled Stripline 1E2S 模型

 

 

 

经检验，结果符合公差要求，偏差在 ±5% 范围内

 

Position	Mean(ohm)	Result	Spec(ohm)
2A/3A	128.63	Pass	130
5A/6A	131.47	Pass	130
8A/9A	98.11	Pass	100
2B/3B	98.29	Pass	100
5B/6B	100.37	Pass	100

 

 

二、四个难点，个个都是 "隐形杀手"

 

1. 层间对位，异面重叠的头号难题。 异面差分要求上下两层走线中心对中心完全重叠。压合时芯板与半固化片热膨胀系数不一致，微米级位移在所难免，层数越多偏差叠加越明显。重叠面积变小，耦合下降、阻抗升高；更麻烦的是差分信号向共模信号转换，EMI 急剧恶化。

2. PP 流胶，让介质厚度 H"失控"。 阻抗与 H 正相关，H 差一点，阻抗就差一截。PP 压合时树脂受热流动、填充内层铜箔间隙，残铜率算不准，实际介质厚度就偏离设计值。最隐蔽的是板边与板内流胶程度不同：板边树脂流失更多、介质更薄，同一块板从板边到板内阻抗呈梯度变化。

3. 蚀刻侧蚀，破坏上下层对称。 药水从线路侧面 "啃" 掉铜形成侧蚀，设计 4mil 线宽做出来可能只剩 3.5mil，线宽变小阻抗升高。而异面差分对上下两层蚀刻条件不同，两条走线线宽变化不一致，对称结构被进一步破坏。

4. 过孔残桩，高速信号的 "阻抗断层"。 换层或端接使用过孔时，寄生电感 / 电容加上未去除的残桩，会引入阻抗不连续点，必须靠背钻或盲埋孔工艺处理。背钻过深击穿内层线路，过浅残桩过长，高速信号质量都会劣化。

 

 

三、解法：每一步都靠设备和数据 "算准"

 

1. 图形与对位。 内层图形改用奥宝高精度 LDI 曝光机，取消菲林，从源头消除菲林变形误差；真空二流体蚀刻线通过真空蚀刻 + 二流体修边，把每根阻抗线线宽公差控制在 ±5%；再按铜厚与蚀刻工艺特性对设计线宽做预补偿。压合环节用德国 Lauffer 真空高温压机，精准控制温度、压力、速率，优化层间对位、均衡介质层厚度。

2. 介质厚度H。 优选 PP 型号并管控树脂含量，要求供应商把树脂含量公差控制在 ±2% 以内；工程软件自动扫描内层 Gerber 残铜率，结合内部积累的压制介厚数据库，精准计算压合后的实际介质厚度，让 H"算得准"。

3. 背钻工艺。 高精度板厚测量仪逐孔补偿，解决板厚不均带来的背钻深度不均；德国 Schmoll 钻机 CCD 全板扫描，精准锁定每个背钻孔；定时更换刀具，规避磨损造成的深度漂移。背钻完成后取样做金相切片，检查残桩长度与孔壁状态；再用 X-Ray 抽样检测，防止过钻损伤内层、残桩超标。

4. 验证环节。 每块板在板边设计阻抗测试条，出厂前经罗德与施瓦茨 67GHz 网络分析仪检测，附带 TDR 测试报告。

 

 

四、量产数据与总结

 

首批板卡 130Ω 系列测试条实测如下：

 

板号	130Ω中值条实测	130+2Ω条实测	130-2Ω条实测
PCB-01	132.29	132.56	128.05
PCB-02	130.79	132.02	126.94
PCB-03	130.83	132.21	127.03
PCB-04	131.17	132.42	127.12
PCB-05	130.46	131.39	127.90
PCB-06	130.65	130.63	127.52

 

 

130Ω 中值条实测全部落在 130.46~132.29Ω 区间，最大偏差约 + 1.8%，远优于 ±10% 的客户公差。项目最终攻克了层间对位、PP 流胶厚度、蚀刻不对称、过孔残桩四大难点，实现 130Ω 异面差分阻抗的稳定量产。

从叠层设计到图形制作、压合、蚀刻、钻孔、阻抗测试，一博 PCB 板厂依托全套进口设备与工艺数据库，把这种 "看着简单、做着难" 的结构做成了可复制的量产能力。对 112Gbps 及以上的高速板需求而言，这套方案已经交出了一份经得起 TDR 验证的答卷。